FPGA ontwikkelingen toegelicht

Tijdens het D&E event, dat op 11 oktober in België en op 12 oktober in Nederland plaatsvindt, worden de technische ontwikkelingen rond FPGA’s toegelicht in verschillende presentaties. Er is zowel aandacht voor applicaties met FPGA implementatie als  de ontwikkeling van de hard- en software. Adeas gaat in op de ontwikkeling van de best mogelijke (meet-) ontvanger door zoveel mogelijk stappen in de ontvangerketen digitaal uit te voeren. Om de grote hoeveelheid data in het frontend te verwerken, is voor een FPGA implementatie gekozen.

In de presentatie gaat Antoine Hermans van Adeas in op het ontwerp van de hele keten in een RF ontvanger. Van tuner en digitaal gerealiseerde elementen zoals een FIR filter en sample rate converter tot het transport van I/Q- en meta-data t.b.v. verdere verwerking in software. De presentatie geeft zodoende een toelichting over de digitale signaalbewerking in een FPGA ten behoeve van een Software Defined Radio.

De presentatie van Frank de Bont van Core|vision gaat in op de design flow. Die is steeds meer gebaseerd op software. Waar engineers tot zeer recentelijk nog VHDL/Verilog gebruikten voor het FPGA design, wordt nu meer en meer C/C++, OpenCL of SystemC toegepast. In zijn presentatie licht Frank toe, hoe met een Xilinx SDSoC tool het ontwerp versneld kan worden door geselecteerde software functies naar de FPGA hardware te vertalen.

Khaled Sarsam van Grass Valley Breda zal namens JTAG Technologies ingaan op het valideren van de designs van circuits rond FPGA’s. De spreker haalt voorbeelden aan van deelschakelingen rond FPGA’s waarvan de werking goed te controleren is via de JTAG interface op een (prototype) board. Het blijkt dat de Boundary scan methode ook zeer goed gebruikt kan worden als productie test en in-system programmeer oplossing.

Hier kunt u het gehele programma van het D&E event 2017 bekijken.
Op de site kunt u zich ook aanmelden voor een gratis bezoek.