Betrouwbaarheid van IC’s

Het steeds kleiner worden van de individuele CMOS IC structuren, richting de 7-10nm, heeft ook gevolgen voor het beproeven van de betrouwbaarheid van die producten. De digitale verwerkingscapaciteit en complexiteit nemen enorm toe. Daarbij ook de verschillen in junctie-temperatuur onder gelijke omgevingsomstandigheden. Kees Revenberg van MASER Engineering gaat in zijn presentatie in op het High Temperature Operating Life test systeem voor sub 100nm IC’s.

De genoemde aspecten hebben bij MASER Engineering tot een onderzoek naar een nieuwe generatie van beproevingsapparatuur geleid. Dit systeem is nu gevonden. De presentatie laat een aantal van de nieuwe aspecten zien. Het debug systeem is aanwezig op de stand.

Bert Broekhuizen van C.N. Rood gaat in op de reliability op wafer level. In een vroeg stadium, bij het maken van de elektronische componenten / IC’s, worden al betrouwbaarheid / levensduur testen gedaan. Vanuit zijn achtergrond gaat de spreker kennis delen over betrouwbaarheids / levensduur testen op wafer niveau. Tevens laat de spreker zien dat test methoden en test opstellingen gewoon met standaard instrumentatie zijn uit te voeren.

Hier kunt u het programma van de PLOT Showcase bekijken. Op de site kunt u zich ook aanmelden voor een gratis bezoek.