Jouw FPGA design meteen first time right? Onze high level design omgeving Clash maakt dit mogelijk!
Clash is een ware doorbraak op het gebied van FPGA design en is al eens dé IT innovatie van de 21e eeuw genoemd. Ben jij het hiermee eens? Het is bekend dat FPGA’s in theorie best interessant zijn, alleen het ontwerpen van efficiënte FPGA architecturen verloopt in de praktijk nogal moeizaam. De ware potentie van FPGA’s ontsluiten lukt domweg niet met de gangbare aanpak.
Maar dankzij onze open-source, high level design omgeving Clash, kan het gehele ontwerpproces worden uitgedrukt in één en dezelfde formele taal: van hoog niveau model tot en met de uiteindelijke details van de implementatie op een FPGA. Elke stap in het ontwerpproces is bovendien bewijsbaar en testbaar. Dat maakt onze oplossingen first time right, waardoor de time-to-market aanzienlijk wordt verkort.
Clash is zowel hardware als software
Clash is een krachtig en flexibel ontwerpsysteem die een laag niveau hardware beschrijving genereert in VHDL of (System-)Verilog, vanuit een hoog niveau formele beschrijving in Haskell. Tijdens elke fase van het ontwerpproces kan er in software worden getest en gesimuleerd, wat voor traditionele talen zoals VHDL en Verilog lastig is. Maar tegelijkertijd wordt ook de hardware tot op detail vastgelegd, hetgeen in gangbare HLS methoden niet tot nauwelijks mogelijk is.
Clash richt zich echt puur op de functionaliteit van een applicatie. De belangrijkste voordelen hiervan zijn:
– Clash is fundamenteel model gebaseerd: alle stappen in het ontwerpproces worden uitgedrukt in één en dezelfde formele taal. Het uiteindelijke FPGA-ontwerp kan in detail worden afgeleid van het hoog niveau model van de beoogde applicatie.
– Clash is gebaseerd op Haskell, een formele, dicht bij de wiskunde staande taal. Daardoor is de correctheid van iedere ontwerpstap formeel verifieerbaar.
– Clash heeft een krachtig en flexibel typeringsmechanisme waardoor veel fouten al op compile-time worden gedetecteerd. Dit systeem is uniek omdat het niet alleen standaardtypes (getaltypes, etc) omvat, maar ook o.a. vectorlengtes, klokdomeinen, operator delays. Daarnaast is het polymorf zodat een ontwerp herbruikbaar is in een andere context.
– Clash kent hoog niveau abstractie mechanismen, waaronder hogere orde functies voor structurele patronen, en domain specific embedded languages voor concrete toepassingsgebieden.
– Clash is geschikt voor het ontwerpen van zowel accelerators, als ook van processoren. Er zijn wereldwijd bijvoorbeeld al verschillende implementaties van RISC-V geschreven in Clash.
De wereldwijde Clash community vraagt jouw steun
Clash is gebaseerd op meer dan 10 jaar wetenschappelijk onderzoek aan de Universiteit Twente. In 2016 is de verdere doorontwikkeling van Clash ondergebracht bij de spin-off QBayLogic en inmiddels hebben we als ‘FPGA Design House’ dankzij Clash, diverse grote projecten voor internationale bedrijven kunnen uitvoeren. Denk hierbij aan projecten voor:
– Satellietcommunicatie met behulp van laserstralen, voor het TOmCAT project met o.a. ESA en Airbus, zie: https://bits-chips.nl/artikel/high-level-fpga-programming-for-nanosecond-timing-in-terabit-communication/
– Of voor een deep learning systeem (Myrtle.ai in Cambridge, Engeland).
Door de bewuste keuze om Clash open-source te houden, zie https://clash-lang.org/, blijven we gelukkig ook continu feedback ontvangen vanuit de wereldwijd groeiende Clash community. Neem gerust een kijkje op: https://github.com/clash-lang/ Via onze klanten en de community, wordt Clash continu doorontwikkeld. Het is mooi om te zien dat steeds meer mensen en bedrijven de kracht van Clash ontdekken. Eind 2021 is zelfs het eerste boek over Clash gepubliceerd, dat geschreven is door de Hongaars auteur: https://gergo.erdi.hu/retroclash/
Ben je ook enthousiast geworden over Clash en wil je er nu alvast meer weten? Bezoek dan onze website: www.qbaylogic.com of neem contact op via: info@qbaylogic.com Bellen mag ook: +31 (0)85 8000 380
Maar vergeet vooral niet te stemmen via onderstaande button. Alvast bedankt!